此工具集包含PLDA专有的验证过程用组件,以及来自业界领先的公司Aldec、Avery Design Systems和西门子旗下事业部Mentor的工具。 加州圣何塞--(美国商业资讯)--PCI Express® IP和数据互连解决方案领域的行业领导者PLDA今日宣布推出Robust Verification Toolset,这是IP验证的突破性方法,可大幅提高设计准确性,并加快产品上市时间。IP设计的验证过程发生在芯片设计的前端,并且需要高度的可靠性以防止耽误生产。达到必要的验证级别相当耗时,但是在验证过程中走捷径往往会导致在芯片制造结束时进行昂贵且难度大的漏洞修复。确保初始验证过程稳定且高质量则要高效得多。PLDA已建立此类稳定的验证流程,该流程将知名的外部验证供应商提供的综合工具集与PLDA专有的内部工具相结合,可以显著缩短设计时间,同时提高设计准确性。 通过使用丰富的、同类最佳的验证解决方案生态系统,PLDA的验证工具集可以进行细致且系统的分析和证实,以证明设计执行将适用于所有可能的定义行为。PLDA创新的验证方法以名为DANA的PLDA专有工具为支撑,该工具可通过一系列自动报告、自动化和严格的后续流程来提供高效的供应链管理。来自这款完整工具集的数据可实现自动收集、分析和报告,从而缩短由数据管理产生的审查周期,并加快决策过程。该验证程序在内部被称为“Supersprint”,将提高灵活性程度,以适应客户的时间表和自定义功能,同时专注于主要研发路线图。 Robust Verification Toolset是PLDA、Aldec、Avery Design Systems和Mentor——全部是验证产品方面的领先提供商——之间的协作成果。其中包含:
PLDA首席执行官Arnaud Schleich表示,“PLDA长期以来一直是创造备受推崇且可信赖的IP设计方面的领导者,这很大程度上得益于我们致力于强大验证的承诺。创建这套工具集不仅彰显我们对完成验证的承诺,而且还表明我们致力于为客户提供灵活的选择,以及缓解其系统级芯片(SoC)生产的风险。” Mentor的IC验证解决方案部市场总监Neil Hand表示:“Mentor很高兴为我们的合作伙伴PLDA提供针对PCIe和AXI互连的高性能Questa Verification IP (QVIP)解决方案,以及Questa Simulation流程。PLDA选择Questa Verification IP为其测试套件提供PCIe标准符合性测试,该测试在高度可扩展的高性能测试平台上进行。我们的协作成果将使双方寻求采用高级设计的成熟PCIe解决方案的共同客户受益。” Avery Design Systems销售/营销副总裁Chris Browy表示,“我们长期以来一直是PLDA的合作伙伴,提供强大的验证解决方案,包括其端点、根端口和交换机等众多PCIe配置所需的模型和符合性测试套件,最高速度可达PCIe 5.0。我们还是CXL和Gen-Z IP验证的主要合作者,因此很高兴能成为PLDA最新验证工具集的一部分,帮助向我们的共同客户提供更好、更快的验证。” Aldec市场总监Louie De Luna表示:“PLDA使用Aldec的Riviera-PRO™以及UVM测试平台进行RTL仿真和调试,以提高对SoC和FPGA设计至关重要的环境中的验证效率。这对于PLDA完整的接口IP套件非常重要,我们很荣幸能够成为PLDA的合作伙伴并帮助缩短设计时间。”
更多信息:
关于PLDA ###
商标 原文版本可在businesswire.com上查阅:https://www.businesswire.com/news/home/20200720005623/en/ 免责声明:本公告之原文版本乃官方授权版本。译文仅供方便了解之用,烦请参照原文,原文版本乃唯一具法律效力之版本。 联系方式:
PLDA |